Die Pilotlinie für »Advanced Packaging and Heterogeneous Integration for Electronic Components and Systems« (APECS) markiert einen bedeutenden Schritt nach vorn bei der Stärkung der Fertigungskapazitäten Europas für Halbleiter und der Chiplet-Innovation im Rahmen des EU-Chips-Acts. Innerhalb der APECS-Pilotlinie trägt Fraunhofer ENAS technologische Expertise in drei Schlüsselbereichen bei: System Technology Co-Optimization (STCO) Designentwicklung, fortgeschrittene Fertigung für Interposer- und Chiplet-Integration sowie umfassende Charakterisierung, Prüfung und Zuverlässigkeitsmethoden (CTR).
mehr Info
Fraunhofer-Institut für Elektronische Nanosysteme