Fraunhofer-Institut für Elektronische Nanosysteme
Fraunhofer-Institut für Elektronische Nanosysteme

Elektrochemische Abscheidung (ECD)

Business Unit »Process, Device and Packaging Technologies«

Galvanisch abgeschiedene Aluminium Bondrahmen mit >5 µm Schichtdicke für das Thermokompressionsbonden.
© Fraunhofer ENAS
Galvanisch abgeschiedene Aluminium Bondrahmen mit >5 µm Schichtdicke für das Thermokompressionsbonden.
Konforme Beschichtung von Through Silicon Vias für die 3D-Integration von MEMS.
© Fraunhofer ENAS
Konforme Beschichtung von Through Silicon Vias für die 3D-Integration von MEMS.
Kupfer-Pillars mit 30 µm Durchmesser und 50 µm Pitch (auch mit Gold oder Aluminium herstellbar).
© Fraunhofer ENAS
Kupfer-Pillars mit 30 µm Durchmesser und 50 µm Pitch (auch mit Gold oder Aluminium herstellbar).

Galvanische Abscheidung

Die galvanische Abscheidung, auch elektrochemische Abscheidung (ECD) genannt, von Metallen und Metalllegierungen wird in der Mikroelektronik und MEMS-Technologie als Ergänzung zu CVD- und PVD-Prozessen genutzt. Mit Hilfe dieser nasschemischen Abscheidemethode können Schichten im Bereich ein bis mehrere zehn Mikrometer realisiert werden. Gemeinsam mit dem ZfM der TU Chemnitz arbeitet das Fraunhofer ENAS auf dem Gebiet im Rahmen von Grundlagenforschung, angewandten Forschung und an Industrieprojekten.

Forschung und Entwicklung

Die ECD wird häufig genutzt, um verhältnismäßige dicke Metallisierungen herzustellen. Wichtige Anwendungsbereiche stellen hierbei die Damascene Technologie, die Abscheidung von Fügeschichten sowie die Metallisierung von Through Silicon Vias (TSV) für die vertikale Integration von Komponenten dar.

Neben der Abscheidung aus wässrigen Elektrolyten wird auch die Abscheidung aus ionischen Flüssigkeiten untersucht. Der Fokus liegt dabei derzeit auf der Aluminium Abscheidung für Anwendungen als Leitungsmaterial in der Mikroelektronik, Mikrosystemtechnik und Leiterplattentechnik. Das Fraunhofer ENAS beherrscht die Aluminiumabscheidung auf 150-mm Wafer auf unterschiedlichen Startschichten (Al, Cu, Au, Pt) und hochdotiertem Silizium. Das Aluminium kann als elektrisch und thermisch leitendes Material sowie als Fügeschicht für Wafer- und Chip-Level Fügeprozesse verwendet werden.

Materialien und Anwendungen

Anwendung

Material

Prozesse in Entwicklung

Substratgröße

Bondzwischenschicht

Cu, Al (ILs),  Au, Sn, SnAg

Au80Sn20, In, Ga

100…200 mm

Al: 150 mm

Interconnects, Through Silicon Vias (TSVs)

Cu

Al (ILs), Au

100…200 mm

Al: 150 mm

Damascene

Cu

 

100…200 mm

Umverdrahtung

Cu, Au, Al (ILs)

 

100…200 mm

Al: 150 mm

Mikrostrukturen (z.B. Spulen, Interdigital Elektroden)

Cu, Al (ILs), Au

 

100…200 mm

Al: 150 mm

Bumping (UBM, µBumps, Pillars, solder bumps)

 

Cu, Au, Sn, SnAg

Al (ILs), Au80Sn20, In

100…200 mm

Al: 150 mm

Multi-Schichtsysteme für das reaktive Fügen

 

 

Pd/Sn

Momentan kein Waferlevel

 

Ausstattung:

  • Vollautomat Fountain Plater Solstice S4 (ClassOne) 100 mm bis 200 mm
  • Halbautomat „Fountain Plater“ für 100 mm bis 200 mm (RENA)
  • Halbautomat mit vertikaler Waferaufnahme für 100 mm bis 200 mm Wafer (Ramgraber)
  • Mobile Abscheidezelle für die Abscheidung aus ionische Flüssigkeiten für 150 mm Wafer (Silicet AG)
  • Mobile Abscheidezelle 150- und 200 mm Wafer für Abscheidung mit geringem Elektrolytvolument (bspw. Au80Sn20)
  • Grundlagen Untersuchungen werden in einer Hull Zelle bzw. im Becherglas durchgeführt
  • Verschiedene Pulsstromquellen (plating electronic, Munk) und ein Potentiostat VersaSTAT3 (Princetion Applied Research)
  • Elektrolytanalytik mittels CVS (Cyclic Voltammetric Stripping) und gravimetrischer Titration

ECD Technische Details