Back-End of Line

Integration von low-k und ultra-low-k Dielektrika

Low-k Dielektrika als Ersatz für SiO2-basierte Dielektrika werden seit mehr als zehn Jahren entwickelt, um die parasitären Kapazitäten zwischen den Leitbahnen kontinuierlich weiter zu reduzieren. Die Wissenschaftler der Fraunhofer ENAS und des ZfM verfügen über ebenso langjährige Erfahrung in der Prozessentwicklung sowie in der Untersuchung von Integrationsaspekten für ultra low-k Dielektrika (ULK, k≤ 2.4). Erste Arbeiten begannen bereits 1998 zu meso-porösen spin-on Xerogelen sowie zu CVD CF-Polymeren. Die gegenwärtigen Forschungs- und Entwicklungsschwerpunkte sind auf dem Gebiet der Integration mikro-poröser SiCOH-Materialien in „leading-edge“ CMOS-Technologien (45, 33, 28, 22 nm Technologie-Nodes) angesiedelt.

 

Folgende Prozesse und Integrationsaspekte werden adressiert:

  • Schädigungsarme Ätzprozesse
  • Reinigungsprozesse
  • Lackentfernungsprozesse
  • CMP auf low-k und ULK-Materialien
  • Interface zwischen Barriere und ULK-Material
  • Porenverschluss
  • Simulation des Durchbruchverhaltens poröser Dielektrika

 

Ausgewählte Themen